

Cognome e Nome	
Matricola	
Data	6 Aprile 2005

Prova Scritta di Elettronica Digitale

6 Aprile 2005

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$.

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

Si consideri una tecnologia CMOS avente $L_{MIN}=0.3\mu m$, $C_{ox}=8fF/\mu m^2$, $C_{GS0}=0.6fF/\mu m$ ed $\varepsilon=(\beta'_n/\beta'_p)=2$. Sia inoltre $\tau=18ps$ il ritardo caratteristico della tecnologia secondo Metodologia del *Logical Effort* e $p_{inv}=1.4$ il *parasitic effort* dell'invertitore.

Con tale tecnologia si intende progettare il circuito per la decodifica di riga di una memoria Non-Volatile per mezzo di *gate* Fully CMOS con ritardi simmetrici. Tale circuito ha per ingressi i 16 bits $A_0 \dots A_{15}$ degli indirizzi e deve pilotare in uscita la *Word Line* della memoria che é costituita da una interconnessione di tipo *RC* a cui sono connesse le celle di memoria, ognuna delle quali introduce un carico di tipo capacitivo come specificato in seguito. Più precisamente si assuma che i parametri della linea siano:

Larghezza $W=0.7\mu m$; Altezza $H=0.6\mu m$; Spessore dielettico $t_{di}=0.5\mu m$;

Costante Dielettr. $\epsilon_{di}=3.9$; Resistività del materiale $\rho=150\mu\Omega \cdot cm$

Inoltre si assuma che le celle di memoria introducano una capacità $C_{cell}=0.25fF$ e siano connesse ad una distanza di $0.8\mu m$ l'una dall'altra. Ogni *Word Line* pilota 256 celle ed ha quindi una lunghezza pari circa a $L_{en} \simeq 0.8 \times 256=205\mu m$.

- 1) (6 Punti). Si disegni il circuito al livello di *gate* che realizza $WL=A_0A_1 \dots A_{15}$. A tal scopo si devono usare soltanto *gate* di tipo *NAND* e *NOR* con *fan-in* pari a quattro.

- 2) (6 Punti). Si calcoli la capacità c e la resistenza r per unità di lunghezza della linea e la capacità totale C_{WL} della *Word Line* comprensiva della C_{int} della linea e della capacità delle celle connesse.
- 3) (6 Punti). Supponendo che il *gate* di ingresso del decodificatore abbia i transistori n MOSFET dimensionati $S_n=2$ (ed i p MOS dimensionati per avere ritardi simmetrici), si calcoli il numero ottimo di stadi per pilotare la capacità totale C_{WL} della *Word Line* e quindi il numero di invertitori che é necessario aggiungere. Si calcolino quindi i dimensionamenti degli stadi (basta indicare la capacità di ingresso di ogni stadio).
- 4) (8 Punti). Si calcoli la resistenza equivalente dell'invertitore che pilota la *Word Line* e quindi il ritardo complessivo fra l'ingresso del decodificatore e l'ultima cella connessa alla *Word Line*.